

10 位高精确度高速率低功耗 3.3 V-5.25 V 工作电压 1MSPS 模数转换器(ADC)

SLS7477 是一款 10 位的 ADC (Analog-to-Digital Converter)芯片,即模拟数字转换器,具有高精确度、高速率、低功耗、小尺寸、单极性的基本特征。产品分为两种版本:

SL S7477 版本采用 4 V-5.25 V 单电源供电,采样率最高可达 800 KSPS。

SL S7477E 版本采用 3.3 V-4.8 V 单电源供电,采样率最高可达 1 MSPS。

两种版本均采用 6 引脚 SOT-23 封装,工作温度范围为-40℃至 85℃。


SLS7477 可 **pin-to-pin** 替代 **ADCS7477**,而且高电压时的动态功耗不到其 **1/2**,从而显著延长了电池的工作时间。

主要特征

- ➤ SL S7477 最高采样率: 800 KSPS SL S7477E 最高采样率: 1 MSPS
- ▶ 10 位分辨率
- → 4 V-5.25 V 单电源供电(SL S7477)3.3 V-4.8 V 单电源供电(SL S7477E)
- ➤ 低功耗(SLS7477 典型值) 5.2mW(5V,800 KSPS) 3.0mW(4V,800 KSPS)
- ▶ 最大误差±1LSB INL, ±1LSB DNL
- ➤ SPI/DSP/MICROWIRE™/QSPI™串行接口
- ▶ 省电模式
- ▶ 6 引脚 SOT-23 封装

应用领域

- ▶ 汽车导航
- ▶ 自动电话或自动取款机设备
- ▶ 便携式系统
- ▶ 医疗器械
- ▶ 移动通信
- ▶ 电池供电系统
- ▶ 仪表和控制系统





www.slkormicro.com 1 Rev.2 -- 29 March 2022



1.主要技术参数

- → 4 V-5.25 V 单电源供电(SLS7477) 3.3 V-4.8 V 单电源供电(SLS7477E)
- ▶ 10 位分辨率,无失码
- ▶ 微分非线性误差(DNL): ±1LSB
- ➤ 积分非线性误差(INL): ±1LSB
- ➤ 信噪比失真(SNR): 61dB @100 KHz
- ▶ 总谐波失真(THD): -74dB @100 KHz

超低功耗,与 ADCS7477 功率对比图(T=25℃):

- ➤ SLS7477 最高采样率: 800 KSPS SLS7477E 最高采样率: 1 MSPS
- ➤ SPI/DSP/MICROWIRE™/QSPI™兼容串行接口
- ▶ 无流水线周期延迟
- ▶ 省电模式
- ▶ 单极单通道输入, 0 V 至 VDD 范围
- ▶ 6 引脚 SOT-23 封装










2.引脚配置




引脚		描述
名称	序号	押 处
V_{DD}	1	电源输入,也类似于 ADC 的基准电压。
GND	2	模拟输入信号接地。所有电路接地参考点,所有模拟和数字信号都以此引脚为基准。
V _{IN}	3	模拟信号输入。单端模拟输入通道,输入范围为 0 V 至 V _{DD} 。
SCLK	4	串行时钟输入。SCLK 提供串行时钟,时钟输入用作转换过程的时钟源。
SDATA	5	串行数据输出。转换结果作为串行数据流提供。数据流由四个前导零组成,首先提供 MSB。
CS	6	片选信号,低电平有效。该输入有启动转换和帧输出串行数据的双重功能。

www.slkormicro.com 2 Rev.2 -- 29 March 2022




3.典型连接

SL S7477 的典型连接电路,请参见下图。 电源应来自稳定的供电设备,如 LDO。 $1\mu F$ 和 10nF 耦合电容应尽可能靠近 SL S7477 引脚。始终将 V_{DD} 电源设置为大于或等于最大 V_{IN} 输入信号,以避免最大转换码饱和。



4.时序图



时序图

在CS引脚降低时并提供串行时钟 SCLK 信号,SLS7477 即可启动一个转换周期,如图所示。设备在转换过程中输出数据,数据都是 MSB 格式,在 4 个前导零后输出 10 位转换后的数据。在 SCLK 的第 14 个下降沿,SDATA 进入三态,转换周期结束。

 $\overline{\text{CS}}$ 在 14 个时钟 SCLK 过后拉高,直到 SDATA 进入三态后的时间 $1\mu\text{S}$ 结束,再次将 $\overline{\text{CS}}$ 拉低即可开始下一次转换。

5.省电模式


SL S7476/77/78 系列具有自动断电功能。在关闭所有电路之后,转换器在这种模式下通常只消耗很小的电流。当出现CS下降沿时,设备自动唤醒。然而,只有当 SCLK 的第三个下降沿出现,所有的功能块才完全启动。经过 SL S7477 的 SCLK 的第 14 个下降沿,设备检测到转换结束,设备就会又自动断电。如果CS在 10 个 SCLK 之前被拉高,SL S7477 就会中止正在进行的数据转换过程,转换器将强迫进入断电模式,并且在接下来的一次转换中没有有效数据。

SCLK 的频率越高,转换器在固定吞吐率下消耗的功耗就越低,因为在固定的时间段内转换时间越短,即转换器在每个转换周期中更多地处于自动断电模式。对于特定的 SCLK 频率,采样时间(CS下降沿到 SCLK 的第三个下降沿)和转换时间(四个前导零加上 10 个 SCLK 周期)是固定的,所以较低的吞吐量时(即总的转换周期延长)增加了断电所占的时间比例,从而使功耗降低。

www.slkormicro.com 3 Rev.2 -- 29 March 2022



6.封装示意图



7.注意事项

- 拆封的 IC、管装 IC 等必须放在干燥柜内储存,干燥柜内湿度<20% R.H。
- 2. 存取后都以静电包装防护袋保存元件。
- 3. 防静电损伤:器件为静电敏感器件,传输、装配、测试过程中应采取充分的防静电措施。
- 4. 用户在使用前应进行外观检查,电路底部、侧面、四周光亮方可进行焊接。如出现氧化可采去氧化手段对电路进行处理,处理完成电路必须在 12 小时内完成焊接。

www.slkormicro.com 4 Rev.2 -- 29 March 2022