簡單介紹GaN功率器件的散熱，揭示GaN器件散熱瓶頸的原因。 還回顧了近年來國外發(fā)展起來的GaN功率器件芯片級先進(jìn)散熱技術(shù)，系統(tǒng)總結(jié)分析了各項技術(shù)的散熱機(jī)理、設(shè)計方案、工藝途徑和研究進(jìn)展，闡述了芯片級先進(jìn)散熱技術(shù)的原理和技術(shù)現(xiàn)狀及發(fā)展方向。
1 GaN 功率器件的熱瓶頸
盡管 GaN 功率器件具有極高的輸出功率能力，但現(xiàn)階段的應(yīng)用（主要為 GaN HEMT 和功放 MMIC）因其熱效應(yīng)問題導(dǎo)致輸出功率密度僅在 3~5 Ｗ/mm，遠(yuǎn)低于其實驗室驗證的 42 Ｗ/mm，可以看出，GaN 半導(dǎo)體特有的大功率性能優(yōu)勢遠(yuǎn)未充分發(fā)揮。這是由于 GaN 功率器件在工作時其溝道區(qū)域內(nèi)不可避免地產(chǎn)生熱功耗，這種內(nèi)熱功耗的積累導(dǎo)致芯片的結(jié)溫升高，在高源漏偏置電壓下器件就會出現(xiàn)輸出特性衰減現(xiàn)象，被定義為“自熱效應(yīng)”，其功率密度越大，“自熱效應(yīng)”越明顯。因此，如何解決其溝道區(qū)熱功耗積累問題是提升其功率特性的主要途徑。
通常在 GaN 半導(dǎo)體微波功率器件中，其溝道區(qū)位于芯片有源區(qū)的源漏位置下端區(qū)域，其熱功耗的集中主要在溝道區(qū)的柵位置下端偏漏區(qū)域，其尺寸一般小于1 μｍ，只占整個半導(dǎo)體芯片面積的極小的部分，即功耗的集中區(qū)即為熱源區(qū)，如圖 1（a）所示。
針對傳統(tǒng)的 SiC 襯底 GaN 器件，其工作時熱源區(qū)的熱量主要是通過芯片內(nèi)部的 GaN 外延層、SiC 襯底層傳遞至芯片封裝的熱沉上進(jìn)行耗散，依據(jù) DARPA 的研究若將芯片和封裝熱沉作為一個整體，其芯片內(nèi)部的熱傳遞熱阻占整體傳熱熱阻的 50％以上，如圖1（b）所示。
圖1 GaN 器件熱瓶頸：（a）熱源區(qū)結(jié)構(gòu)；（b）熱分布示意圖
SiC 襯底和 GaN 外延材料本身導(dǎo)熱能力所限制，該結(jié)果也表明即便封裝級的散熱能力極好，也難以解決其芯片在大功率條件下的有源區(qū)熱積累。因此，如何提升 GaN 芯片內(nèi)部的熱傳遞能力，尤其是熱源區(qū)附近的傳熱能力成為解決其功率器件熱瓶頸和實現(xiàn)大功率特性的關(guān)鍵途徑。
由于 GaN 芯片的微納結(jié)構(gòu)尺度和電路的功能性導(dǎo)致其芯片級的散熱技術(shù)開發(fā)極為困難，國際上在電子器件熱管理領(lǐng)域的開發(fā)上升至芯片層級的系統(tǒng)研究最早是在 2011 年，由美國 DARPA 進(jìn)行頂層的項目設(shè)計和牽引支助，其目的解決 GaN 器件的熱瓶頸問題。從目前各研究結(jié)構(gòu)報道的技術(shù)途徑來講，主要分為兩類：一是將高導(dǎo)熱材料與芯片片內(nèi)的熱源區(qū)進(jìn)行集成，增大芯片內(nèi)部的熱傳遞能力，有效抑制熱積累，屬于被動散熱技術(shù)；二是將液體引入芯片內(nèi)部的熱源區(qū)附件，通過和液體的熱交換，有效將熱源區(qū)的熱量帶走，該技術(shù)屬于主動散熱技術(shù)。主動散熱和被動散熱途徑因結(jié)構(gòu)設(shè)計和工藝開發(fā)的不同分為以下四大類。
金剛石襯底 GaN 器件散熱技術(shù)最開始源于 2011年 DARPA 啟動的 NJTT（Near-junction thermal transport）熱管理項目，其概念是利用高熱導(dǎo)率的金剛石材料替換傳統(tǒng) GaN 大功率器件的 SiC 襯底，增大其芯片內(nèi)部的熱傳輸能力，旨在使其輸出功率密度達(dá)到傳統(tǒng)的芯片 3 倍以上，解決 GaN 近結(jié)區(qū)的熱積累，提升其器件的大功率特性和可靠性，被認(rèn)為是下一代的 GaN 器件的[敏感詞]選擇。
然而該技術(shù)的實現(xiàn)依然面臨挑戰(zhàn)，主要包含三個方面：1）從原有襯底上將 GaN 外延層進(jìn)行高質(zhì)量、完整性的剝離技術(shù)；2）在 GaN 外延層上進(jìn)行 100 μｍ 的金剛石襯底生長或異質(zhì)鍵合的技術(shù)；3）實現(xiàn)超低的生長或異質(zhì)鍵合的界面熱阻 （GaN/Diamond）。
針對上述的技術(shù)挑戰(zhàn)，多組研發(fā)團(tuán)隊開展深入研究，以求技術(shù)突破，目前主要有以下兩個途徑。
基于 GaN 外延生長金剛石技術(shù)。利用該技術(shù)實現(xiàn)金剛石襯底 GaN 器件是由 Raytheon 和 TriQuint 的研發(fā)團(tuán)隊提出，其技術(shù)過程為利用 Si 基 GaN 外延層，采用臨時鍵合將 Si 襯底及其高界面熱阻層（GaN/Si）移除，隨后在 GaN 外延層上直接生長 100 μｍ 的金剛石多晶材料，實現(xiàn)金剛石襯底的 GaN 結(jié)構(gòu)，如圖 2（a）和（b）所示。
圖2 金剛石襯底 GaN 直接生長技術(shù)：（a）工藝過程；（b）樣品；（c）散熱能力
該技術(shù)途徑開發(fā)難點是實現(xiàn)高質(zhì)量的金剛石多晶的生長，其研發(fā)團(tuán)隊采用 HFCVD 和 MPCVD 方式生長技術(shù)，并引入幾納米的過渡層，近而保證金剛石及其和 GaN 界面的質(zhì)量，實現(xiàn)其襯底的高熱導(dǎo)和界面的低熱阻特性。
Raytheon 利用該技術(shù)成功研制出金剛石襯底 GaN HEMT，在 RF 模式下實現(xiàn)了 3.87 倍于傳統(tǒng) SiC 襯底的 GaN 器件的功率密度［如圖2（c）所示］，且其金剛石和界面熱阻可低至 29 m2K/GＷ。TriQuint 團(tuán)隊也報道了其研究成果，在 DC 模式下，研制的金剛石襯底 GaN 晶體管的輸出功率是其傳統(tǒng) SiC 襯底和 Si 襯底的 2.2 倍和 3.4 倍。
可以看出該技術(shù)在散熱能力方面體現(xiàn)出極為突出的優(yōu)勢，但是無論 Raytheon 和 TriQuint 的研究結(jié)果都遇到了金剛石襯底 GaN 晶體管的高漏電現(xiàn)象，該現(xiàn)象導(dǎo)致低的增益和擊穿電壓，限制了其大功率高效能的應(yīng)用。其研究報道顯示導(dǎo)致該現(xiàn)象的原因尚不完全清楚，但可以通過其工藝和結(jié)構(gòu)的優(yōu)化降低該漏電現(xiàn)象，且認(rèn)為以 SiC 基 GaN 外延層制備生長的金剛石襯底 GaN 器件會有效提升該缺陷，是其研發(fā)團(tuán)隊后續(xù)探索的問題。
基于異質(zhì)鍵合技術(shù)。利用該技術(shù)實現(xiàn)金剛石襯底 GaN 器件的途徑是由 BAE Systems 的研發(fā)團(tuán)隊提出和開發(fā)，其技術(shù)過程為利用 SiC 基 GaN 外延層，采用臨時鍵合將 SiC 襯底及其界面熱阻層（GaN/SiC）移除，隨后利用異質(zhì)鍵合的技術(shù)將 GaN 外延層和金剛石多晶襯底進(jìn)行直接粘接，近而實現(xiàn)金剛石襯底的 GaN 結(jié)構(gòu)，如圖 3（a）所示。
圖3 金剛石襯底 GaN 異質(zhì)鍵合技術(shù)：（a）工藝過程；（b）散熱能力
該技術(shù)途徑開發(fā)難點是實現(xiàn)低溫、高質(zhì)量界面的異質(zhì)鍵合工藝開發(fā)，其研發(fā)團(tuán)隊采用的是在 GaN 外延層和金剛石襯底上分別蒸發(fā)粘接介質(zhì)，在特定的工藝條件下進(jìn)行異質(zhì)鍵合，為了保證其鍵合質(zhì)量，其兩個鍵合面的粗糙度要求小于 1nm，其鍵合過程中的溫度可低至 150℃，充分保證了該技術(shù)和器件制備技術(shù)的兼容性，但是其鍵合工藝和鍵合介質(zhì)并未報道。
依據(jù)上述的設(shè)計途徑， BAE Systems 成功研制出金剛石襯底 GaN HEMT，如圖 3（b）所示，實現(xiàn)了 11Ｗ/mm 的 RF 輸出功率密度，是該結(jié)構(gòu)下傳統(tǒng) SiC 襯底 GaN 器件的總輸出功率密度的 3.6 倍。
該技術(shù)優(yōu)勢是其金剛石襯底可以單獨制備，有效保證其金剛石襯底的高導(dǎo)熱特性，但其散熱能力嚴(yán)重受鍵合界面層的質(zhì)量影響，其最小值可達(dá) 35 m2 K/GW，相對于直接生長技術(shù)，該界面熱阻較高，也是后續(xù)該技術(shù)的研究重點。
金剛石嵌入式散熱柱技術(shù)也是基于 NJTT 熱管理項目，其概念是將高熱導(dǎo)率的金剛石材料嵌入到 GaN 器件有源區(qū)下端的 SiC 襯底的中，使金剛石接近熱源端，使熱源區(qū)域熱量通過金剛石散熱柱有效熱擴(kuò)散，進(jìn)而解決 GaN 近結(jié)區(qū)的熱積累，其結(jié)構(gòu)如圖4（a）所示。
圖4 （a）熱設(shè)計結(jié)構(gòu)；（b）制備工藝
該技術(shù)主要是由 Northrop Grumman AS 提出并進(jìn)行探索開發(fā)，其技術(shù)路徑是利用 SiC 基 GaN 器件，在其有源區(qū)下端的區(qū)域?qū)?SiC 襯底進(jìn)行深度刻蝕，并采用生長的技術(shù)對刻蝕孔進(jìn)行金剛石材料的生長，實現(xiàn)金剛石嵌入式散熱柱結(jié)構(gòu)。
該散熱結(jié)構(gòu)可以認(rèn)為是金剛石襯底 GaN 散熱技術(shù)的一種妥協(xié)，不改變 SiC 襯底 GaN 的結(jié)構(gòu)，僅在熱源區(qū)下端嵌入金剛石柱，可有效解決金剛石襯底 GaN 結(jié)構(gòu)因整片轉(zhuǎn)移、異質(zhì)鍵合或生長引起的 GaN 外延層的質(zhì)量、界面熱阻及應(yīng)力等技術(shù)問題。但從理論上分析該技術(shù)在散熱能力和效果上相對金剛石襯底 GaN 散熱結(jié)構(gòu)有一定差距。
目前 Northrop Grumman AS 對該技術(shù)的實現(xiàn)工藝進(jìn)行了開發(fā)，如圖4（b）所示，其關(guān)鍵技術(shù)是微米級刻蝕孔的金剛石散熱柱的生長，和美國 Naval Research Laboratory 合作開發(fā)了 MPCVD 的生長技術(shù)，采用種子層引晶生長途徑解決其高徑深比的金剛石柱生長問題，其金剛石和 SiC 襯底接觸區(qū)域的界面熱阻低至 9.5 ｍ2 K/GW，金剛石散熱柱的熱導(dǎo)率高達(dá) 1350 Ｗ/mk，遠(yuǎn)高于其 SiC 襯底的理論熱導(dǎo)率 490 Ｗ/mk。但是到目前為止，Northrop Grumman AS 并未有金剛石嵌入式散熱柱結(jié)構(gòu) GaN 器件的散熱試驗驗證報道。
高導(dǎo)熱鈍化層散熱技術(shù)是由美國 Naval Research Laboratory 在 2012 年繼 DARPA 的實施的芯片級熱管理之后提出的，目的也是解決 GaN 器件熱積累，提升其大功率特性和高可靠性問題。其結(jié)構(gòu)設(shè)計如圖 5（a）所示，是利用金剛石薄膜材料替換原有源區(qū)的傳統(tǒng)鈍化層 SiNx 材料，利用金剛石薄膜的高導(dǎo)熱特性，增加其熱源區(qū)的橫向熱傳遞能力，有效避免有源區(qū)的熱積累。
圖5 （a）熱設(shè)計結(jié)構(gòu)；（b）制備工藝；（c）散熱能力
該技術(shù)的優(yōu)勢是并不改變現(xiàn)有的 GaN 器件的制備技術(shù)，僅在現(xiàn)有的技術(shù)上增加高導(dǎo)熱薄膜鈍化工藝即可。該技術(shù)主要是由 Naval Research Laboratory 提出，并聯(lián)合 University of Bristol、Universiddad Politécnica de Madrid 及 Massachusetts Institue of Technology 等高校和研究機(jī)構(gòu)共同探索開發(fā)，其采用的技術(shù)路徑是基于傳統(tǒng)的 Si 基 GaN 器件，在有源區(qū)的柵兩側(cè)采用 ＭPCVD 的生長技術(shù)進(jìn)行納米級金剛石薄膜層的生長，實現(xiàn)高導(dǎo)熱鈍化層散熱結(jié)構(gòu)，如圖 5（b）所示。并制備了對應(yīng)的 GaN 器件，驗證實現(xiàn)了 10 Ｗ/mm 功率密度，在 5 Ｗ/mm 功率時該散熱結(jié)構(gòu)比常規(guī)的 GaN 器件結(jié)溫降低 20％，隨著功率密度的增大其散熱優(yōu)勢愈加明顯［如圖 5（c）所示］。與此同時，該研究團(tuán)隊在該研究基礎(chǔ)上正在嘗試有源區(qū)整個柵結(jié)構(gòu)也采用金剛石材料來制備，以求達(dá)到更為突出的散熱能力。
片內(nèi)微流冷卻散熱技術(shù)源于 2013 年 DARPA 啟動的 ICECool（Intra-chip embedded cooling）熱管理項目，其概念是在芯片的襯底中直接制造微流道，將流體引入其中進(jìn)行交換散熱。其目的是針對高性能大功率雷達(dá)和超級計算中心的發(fā)展應(yīng)用，旨在提升其芯片的熱傳輸特性，使其滿足 1kW/cm2 的散熱能力。由于該技術(shù)的創(chuàng)新性和顛覆性極大，其微流道的設(shè)計、管控技術(shù)、及其工藝開發(fā)的途徑較多，因此 DARPA 支助的團(tuán)隊較多，且每組團(tuán)隊針對的技術(shù)問題和實現(xiàn)的途徑不同，目前，該技術(shù)的研究開發(fā)主要體現(xiàn)為以下三種：
（1）基于 SiC 襯底的片內(nèi)微流散熱技術(shù)。該技術(shù)途徑由 Lockheed Martin 研發(fā)團(tuán)隊提出，其過程是在 SiC 襯底的內(nèi)部刻蝕微流道，并采用單項流進(jìn)行散熱，如圖6 所示。其技術(shù)管控途徑的設(shè)計是利用 SiC 襯底背面和熱沉的流道相結(jié)合的方式，使熱沉中的流體通過分流直接流經(jīng)芯片熱源區(qū)域下端的 SiC 襯底，而內(nèi)部流體則采用的是冷凍液，近而實現(xiàn)芯片近結(jié)區(qū)的高效熱交換冷卻的目的，如圖 6（a）所示。該技術(shù)途徑的難點是熱沉中微流道和襯底中微流道的協(xié)同設(shè)計和微流體的管控，針對該技術(shù)難點的控制報道中并未詳細(xì)說明。同時該團(tuán)隊基于射頻功率器件，將該技術(shù)進(jìn)行了 GaN ＭMIC 的應(yīng)用驗證研究，滿足其熱源區(qū)域的熱流密度達(dá) 30 kＷ/cm2，芯片的熱流密度達(dá)1 kＷ/cm2 的目的，達(dá)到了５倍于同等結(jié)構(gòu)芯片的熱流密度，實現(xiàn)了在同等功率條件下熱阻降低四倍的效果，如圖 6（b）所示。該技術(shù)的研究主要是減少射頻功率器件的近結(jié)溫度，提升其性能、壽命和可靠性。
圖6 （a）熱設(shè)計結(jié)構(gòu)；（b）散熱能力
（2）基于金剛石襯底的片內(nèi)微流散熱技術(shù)。該技術(shù)途徑由 Raytheon 研發(fā)團(tuán)隊提出，其技術(shù)途徑設(shè)計為在 GaN 器件柵區(qū)下端的近結(jié)區(qū)的金剛石襯底中進(jìn)行刻蝕微流道，并采用硅襯底進(jìn)行鍵合密封和微流管控，微流體通過硅襯底的分流進(jìn)入芯片的金剛石襯底有源區(qū)熱源附近直接進(jìn)行熱交換散熱，如圖所示 7（a）所示。其金剛石襯底和硅襯底的互連采用了兩種技術(shù)途徑，如圖 7（b）所示，[敏感詞]種途徑是利用焊料進(jìn)行焊接密封，焊接層約 2.8 μｍ，可充分保證其微流道的密封性和結(jié)合強(qiáng)度，但存在鍵合焊接應(yīng)力問題；第二種途徑采用氧化物鍵合方式，報道中利用的鍵合層是 SiO2 材料，充分解決了異質(zhì)鍵合的應(yīng)力問題，但存在鍵合熱阻相對較大問題；其上的兩種技術(shù)方案均采用晶圓級鍵合，有效保證后續(xù)量產(chǎn)的生產(chǎn)線的工藝統(tǒng)一性。該團(tuán)隊也利用了有限元仿真模型對該片內(nèi)微流冷卻技術(shù)的散熱能力進(jìn)行了計算評估，如圖 7（ｃ）所示，結(jié)果表明保持相同的結(jié)溫，該片內(nèi)微流散熱的結(jié)構(gòu)其功率輸出能力較傳統(tǒng)同結(jié)構(gòu)輸出增大 4 倍以上。但是該仿真評估結(jié)果還未得到相關(guān)報道試驗的驗證，也可能是該設(shè)計方案難度相對較高引起，目前該技術(shù)開發(fā)依然以其工藝實現(xiàn)的探索為主。
圖７ （a）熱設(shè)計結(jié)構(gòu)；（b）制備工藝；（c）散熱能力
（3）基于散熱柱的片內(nèi)微流散熱技術(shù)。該技術(shù)途徑主要由 Northrop Grumman AS 研發(fā)團(tuán)隊提出，如圖 8（a）所示，采用的是雙散熱結(jié)構(gòu)模式，基于金剛石嵌入式散熱柱結(jié)構(gòu)的散熱模式上再次進(jìn)行片內(nèi)微流的熱交換散熱技術(shù)開發(fā)。其技術(shù)過程為先將在金剛石散熱柱嵌入到 GaN 器件有源區(qū)下端的 SiC 襯底中，再利用刻蝕工藝對金剛石散熱柱進(jìn)行微流道制備，如圖 8（b）所示；其特點是一個有源區(qū)對應(yīng)一個微流道，中心位置為微流進(jìn)口，兩邊位置為微流出口，微流道的尺寸遠(yuǎn)大于其有源區(qū)尺寸，并采用硅襯底進(jìn)行鍵合密封和實現(xiàn)微流管控，其原理是微流體通過硅襯底的入口后進(jìn)行分流至芯片的金剛石襯底有源區(qū)熱源附近直接進(jìn)行熱交換散熱，如圖 8（c）所示。該設(shè)計方案的難點是片內(nèi)嵌入金剛石材料存在界面（金剛石/SiC）熱阻控制問題，對金剛石的生長工藝要求較高，同時芯片內(nèi)嵌金剛石的 SiC 襯底和硅基襯底的密封采用是焊料鍵合方式，涉及三種異質(zhì)材料的焊接，其封接層的應(yīng)力控制也是其難點之一。與此同時，該團(tuán)隊的研究進(jìn)展較為突出，基于 GaN HEMT 實現(xiàn)了設(shè)計結(jié)構(gòu)的散熱能力驗證，如圖 8（d）所示，其熱源區(qū)域的熱流密度高達(dá)達(dá) 30 kＷ/cm2，實現(xiàn)４倍于傳統(tǒng)芯片的 RF 功率輸出，且該團(tuán)隊報道其設(shè)計、工藝開發(fā)及驗證在進(jìn)一步的改進(jìn)優(yōu)化中。
圖8 （a）熱設(shè)計結(jié)構(gòu)；（b）制備工藝；（c）器件結(jié)構(gòu)；（d）散熱能力
以美國DARPA開展的NJTT和ICEColl項目為代表，通過對其散熱技術(shù)的探索和研究進(jìn)行詳細(xì)分析，可以看出目前的技術(shù)發(fā)展主要是基于材料與材料集成的研究。導(dǎo)熱性高。 在芯片內(nèi)部，體現(xiàn)在采用金剛石作為GaN的芯片襯底、散熱柱、鈍化層等近結(jié)散熱技術(shù)工藝成熟度較高。 目前已有部分研究通過匹配GaN產(chǎn)品得到驗證。 在RF模式下，實現(xiàn)了傳統(tǒng)SiC襯底3.87倍的[敏感詞]GaN的功率密度。
片上微通量冷卻散熱技術(shù)在實現(xiàn)高功率密度器件方面具有重大顛覆性意義，在熱源區(qū)GaN MMIC實現(xiàn)了30 kW/c㎡的熱流密度，是熱流密度的5倍具有相同結(jié)構(gòu)的傳統(tǒng)芯片。 其應(yīng)用成熟度較低，在片上微流控結(jié)構(gòu)設(shè)計、微流控控制、器件應(yīng)用的集成兼容性方面仍存在差異。 盡管如此，該技術(shù)在大功率GaN器件中的先天優(yōu)勢和發(fā)展?jié)摿θ詡涫荜P(guān)注，將是未來芯片級熱管理的重要發(fā)展方向。
免責(zé)聲明：本文采摘自網(wǎng)絡(luò)，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護(hù)知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。
粵公網(wǎng)安備44030002007346號
