這篇文章我們重點(diǎn)討論一下碳化硅MOSFET的驅(qū)動(dòng)電路的設(shè)計(jì)考慮。包括碳化硅MOSFET隔離驅(qū)動(dòng)要求、碳化硅MOSFET的驅(qū)動(dòng)電流及驅(qū)動(dòng)損耗計(jì)算、碳化硅MOSFET的驅(qū)動(dòng)電流PCBlayout基本原則、碳化硅MOSFET的并聯(lián)設(shè)計(jì)考慮、碳化硅MOSFET的寄生開通效應(yīng)及改善措施、碳化硅MOSFET在短路保護(hù)上的考慮和碳化硅MOSFET功率器件封裝上的考慮等內(nèi)容。

一.碳化硅MOSFET隔離驅(qū)動(dòng)要求

       碳化硅MOSFET一般用于高壓，大功率電源應(yīng)用，這種電源由于系統(tǒng)要求需要做原副邊的隔離，所以通過變壓器從一邊到另一邊傳遞能量，而控制器一般放在其中一邊，比如副邊，驅(qū)動(dòng)原邊的碳化硅MOSFET的時(shí)候就需要通過隔離方式的驅(qū)動(dòng)將副邊控制器發(fā)出的驅(qū)動(dòng)信號，傳遞到原邊，去驅(qū)動(dòng)它。

        采用隔離方式，可以對原邊的高壓電路的地和副邊控制器的地，進(jìn)行獨(dú)立的設(shè)計(jì)，避免高壓電路對低壓控制電路的損壞，同時(shí)，一些不希望的交流或者直流信號也不會(huì)從高壓側(cè)傳遞到低壓側(cè)，提高驅(qū)動(dòng)電路的可靠性。這是碳化硅驅(qū)動(dòng)電路的一個(gè)典型的要求。

        比較傳統(tǒng)的隔離方式是光耦隔離，具有比較好的抑制瞬態(tài)和噪聲的能力，但是缺點(diǎn)是光耦的增益隨著時(shí)間會(huì)變化。另一種常見的隔離方式是磁隔離，但是在磁場環(huán)境中，應(yīng)用會(huì)受到一定的限制。容性隔離也是較常見的隔離方式，對高壓及外部磁場的敏感度方面都有很大優(yōu)勢，同時(shí)也支持快速開關(guān)運(yùn)行，保持較小的延時(shí)。對于不同隔離方式的產(chǎn)品后續(xù)有機(jī)會(huì)再進(jìn)行討論。

二.碳化硅MOSFET的驅(qū)動(dòng)電流及驅(qū)動(dòng)損耗計(jì)算

        在高壓，大功率應(yīng)用中，為了減小開關(guān)損耗，對驅(qū)動(dòng)能力的要求更高，所以，對驅(qū)動(dòng)器的驅(qū)動(dòng)能力需要去提前評估。一般來說，對于一定開關(guān)頻率freq下，碳化硅MOSFET的門級電荷為Qg時(shí)，其對驅(qū)動(dòng)電流的要求是freq×Qg，我們可以按照這個(gè)原則去對驅(qū)動(dòng)芯片驅(qū)動(dòng)能力做初步篩選。

進(jìn)一步的，假設(shè)所需要驅(qū)動(dòng)的碳化硅MOSFET并聯(lián)個(gè)數(shù)為N，每一個(gè)MOSFET的門級電荷為Qg，其門級驅(qū)動(dòng)電壓為VGS,則總的驅(qū)動(dòng)功率為freq×N×VGS×Qg，我們可以據(jù)此進(jìn)行驅(qū)動(dòng)損耗的估算。

        在高壓及大功率應(yīng)用下，一般碳化硅MOSFET的漏極的電壓DV/DT會(huì)很大，可以達(dá)到150V/nS，因此對于驅(qū)動(dòng)器，希望它能夠驅(qū)動(dòng)更高頻率，以[敏感詞]電流驅(qū)動(dòng)器件的運(yùn)行，所以一般建議保持最小的門級驅(qū)動(dòng)輸出電阻，同時(shí)在高壓下，注意選擇CMTI(Common mode transient immunity)更大的產(chǎn)品。特殊情況下，需要進(jìn)對驅(qū)動(dòng)器輸出電阻行一定的優(yōu)化，我們后續(xù)會(huì)介紹。

三.碳化硅MOSFET的驅(qū)動(dòng)電流PCBlayout基本原則

        在進(jìn)行碳化硅MOSFET驅(qū)動(dòng)電路時(shí)，也有一些類似于普通功率器件的layout原則需要注意，我們先來大致回顧一下。從寄生電感影響的角度來談的話，一般地，建議將碳化硅MOSFET器件和其驅(qū)動(dòng)器線路盡量靠近，這樣就會(huì)減小門級驅(qū)動(dòng)回路上的寄生電感。另外，盡量減小功率回路上的走線寄生電感，避免MOSFET開關(guān)在關(guān)斷時(shí)產(chǎn)生電壓尖峰和噪聲。

        從寄生電容影響的角度來談的話，開關(guān)節(jié)點(diǎn)對地或者對固定電平地layout產(chǎn)生的寄生電容越大的話，會(huì)增加開關(guān)損耗，所以盡量避免在Layout時(shí)PCB層間耦合電容較大。另外，盡量減小開關(guān)節(jié)點(diǎn)和信號線路或者電壓總線的重疊，避免通過PCB層間容性耦合影響信號線路。

        從磁場干擾的角度去分析，功率電流回路會(huì)產(chǎn)生高頻磁場干擾，磁元件也會(huì)產(chǎn)生高頻磁場干擾，一般盡量避免磁場對敏感信號線路的重疊或者空間上靠近，確保信號線路不受干擾。涉及到驅(qū)動(dòng)線路的例子，如功率開關(guān)回路和驅(qū)動(dòng)信號線之間就需要注意此問題。

四.碳化硅MOSFET的并聯(lián)設(shè)計(jì)考慮

        大功率應(yīng)用中，為了擴(kuò)大功率，一般會(huì)涉及到MOSFET的并聯(lián)，這在SiMOSFET的時(shí)代就是一個(gè)很成熟的用法，不管是模塊電源中的低壓MOSFET，還是高壓大功率電源中的650V及以上的高壓MOSFET。在碳化硅MOSFET上，有一些設(shè)計(jì)方面需要特殊注意，接下來，我們會(huì)進(jìn)行詳細(xì)討論。

        并聯(lián)碳化硅MOSFET主要需要注意的問題是如何能夠很好的均流，因?yàn)橹挥泻芎玫木?，才能讓損耗和熱量均衡，不至于超過其峰值電流限定或者熱保護(hù)限定。這里的均衡既包含穩(wěn)態(tài)，也包含瞬態(tài)。其中涉及到的主要因素是器件個(gè)體Rdson及驅(qū)動(dòng)開通門限VGS-th的差異，器件驅(qū)動(dòng)電壓的不平衡，PCBlayout的不對稱等。

        一個(gè)不均衡的因素就是并聯(lián)的碳化硅MOSFET器件的個(gè)體的導(dǎo)通電阻Rdson的不同導(dǎo)致的不均流，這會(huì)直接導(dǎo)致每一個(gè)器件上的電流不同，Rdson小的必然承擔(dān)更大的電流，從而導(dǎo)通損耗不相同。計(jì)算一下，如果Rdson有20%的變化，則較小導(dǎo)通阻抗的MOSFET會(huì)承擔(dān)1.5倍于較大導(dǎo)通阻抗的MOSFET的電流，所以二者的電流差異非常明顯。除了導(dǎo)通損耗的差異，由于穩(wěn)態(tài)電流差異，則其在開關(guān)切換時(shí)的關(guān)斷電流也基于穩(wěn)態(tài)電流有一定的差異，所以，造成一定的關(guān)斷損耗差異，如圖1，兩個(gè)1200V的50A的碳化硅MOSFET并聯(lián)測試關(guān)斷損耗歸一化數(shù)據(jù)，所示。這里兩個(gè)器件的Vds規(guī)格，VGS-th規(guī)格基本一致，但是Rdson相差20%。

圖1 高壓碳化硅關(guān)斷損耗不均衡測試-Rdson不同

        類似于硅MOSFET的導(dǎo)通電阻正溫度系數(shù)的特性，碳化硅MOSFET也是如此，所以溫度越高，導(dǎo)通阻抗越大，承擔(dān)電流越小，這個(gè)特性對不均衡來說，是阻礙不均衡的，原本由于Rdson不均衡承擔(dān)較多電流的器件，會(huì)由于溫度升高，阻抗變大，從而承擔(dān)的電流減小，所以，這是一個(gè)好的方面。

        導(dǎo)致電流不均衡的第二個(gè)因素是碳化硅MOSFET的導(dǎo)通門限電壓VGS-th，如果并聯(lián)的兩個(gè)器件的導(dǎo)通門限不同，對于同樣的驅(qū)動(dòng)信號，則導(dǎo)通門限較小的器件先開通，而關(guān)斷時(shí)這個(gè)器件后關(guān)斷，這就造成在并聯(lián)的不同的器件上的損耗或者能量不均衡。

        而在事實(shí)上，VGS-th這個(gè)參數(shù)隨溫度變化是負(fù)溫度系數(shù)，也就是說溫度越高，導(dǎo)通門限越低，所以，由于VGS-th不同導(dǎo)致的其中一個(gè)器件偏熱，隨著長時(shí)間運(yùn)行，這個(gè)偏熱的器件，對應(yīng)的VGS-th會(huì)更低，從而開關(guān)切換時(shí)間更長而變得更熱，這對于不均衡來說就是一個(gè)不利的方面。所以，如果在輕載時(shí)，或者以開關(guān)損耗為主導(dǎo)的應(yīng)用中，若VGS-th差異較大，特別容易發(fā)生熱失控。

圖2 高壓碳化硅關(guān)斷損耗不均衡測試-VGS-th不同

       從上圖2中，可以看到兩個(gè)1200V,50A的高壓碳化硅并聯(lián)由于一定的VGS-th差異（700mV）,而產(chǎn)生較大的關(guān)斷損耗。VGS-th差異造成的導(dǎo)通損耗差異影響較小，因?yàn)?/span>Rds-on本身的正溫度系數(shù)因素，這部分損耗差異可以得到一定補(bǔ)償。

        導(dǎo)致不平衡的第三個(gè)方面，主要是驅(qū)動(dòng)電路方面的因素，一般的，為了減小開關(guān)損耗，希望以最快的速度開關(guān)器件，但是還要考慮門級震蕩問題，門級驅(qū)動(dòng)電阻Rg和驅(qū)動(dòng)線路的方式，對這些問題非常重要。

圖3 并聯(lián)開關(guān)器件的不同門級驅(qū)動(dòng)方式

        門級驅(qū)動(dòng)線路，一般有以上幾種推薦方式，[敏感詞]種共用門級電阻的方式，不考慮其它不均流因素的情況下（如Rds-on，VGS-th等），其驅(qū)動(dòng)信號同時(shí)到達(dá)，因此容易均流，但是共用驅(qū)動(dòng)電阻會(huì)產(chǎn)生的RLC諧振容易產(chǎn)生門級震蕩。第二種方式，由于采取了分別的門級驅(qū)動(dòng)電阻，不易產(chǎn)生門級震蕩，但是由于電阻差異，容易產(chǎn)生電流不均衡。所以比較推薦的方式，是采用第三種方式，既有共用的門級電阻，又有分別的驅(qū)動(dòng)電阻，綜合[敏感詞]種和第二種方式，得到比較好的效果。

        影響并聯(lián)均衡的第四個(gè)因素主要是layout造成的源極和漏極寄生電感的不平衡，如圖4所示，Ld和Ls分別是器件漏極和源極的寄生電感。

圖4 并聯(lián)器件的寄生電感

        其中，Ls寄生電感，即源極寄生電感不平衡，是導(dǎo)致并聯(lián)器件不均衡電流的主要因素，而漏極電感對漏極電壓應(yīng)力有比較大的影響，不在我們本次討論范圍內(nèi)。所以，一般建議，盡可能地設(shè)計(jì)源極走線對稱，讓源極寄生電感對稱，或者減小其不匹配度，以避免電流不均衡。

圖5 并聯(lián)器件a)無單獨(dú)源極連接b)有單獨(dú)源極連接

        當(dāng)器件進(jìn)行開關(guān)切換時(shí)，較大的di/dt在源極寄生電感Ls上產(chǎn)生的電壓會(huì)反饋給門級驅(qū)動(dòng)回路，所以當(dāng)不采用如圖5，b所示的單獨(dú)源極連接時(shí)，會(huì)產(chǎn)生源極電壓的不平衡，會(huì)產(chǎn)生額外的開關(guān)損耗，也會(huì)導(dǎo)致一定的門級震蕩電壓。當(dāng)采取了如圖5，b所示的單獨(dú)源極連接后，可以不用考慮Ls反饋電壓的影響，驅(qū)動(dòng)信號不會(huì)加在源極寄生電感上。

圖6 開關(guān)損耗主導(dǎo)時(shí)的并聯(lián)時(shí)器件關(guān)斷損耗

        在圖6所示的圖上，我們可知，當(dāng)開關(guān)損耗占主導(dǎo)時(shí)，單個(gè)非并聯(lián)器件的關(guān)斷損耗之和是比二者并聯(lián)后總關(guān)斷損耗小的，從這個(gè)意義上講，開關(guān)損耗占主導(dǎo)時(shí)，并聯(lián)對減小損耗意義不大，但是可以有效的平均熱量分布。經(jīng)過上述分析，我們可知，當(dāng)開關(guān)損耗占主導(dǎo)時(shí)，由于沒有Rds-on的正溫度系數(shù)的平衡作用，若發(fā)生電流不平衡，則很容易發(fā)生熱失控。

圖7 減小并聯(lián)器件的門級震蕩電壓及均流電路

        如果條件允許，如果沒有單獨(dú)的源極驅(qū)動(dòng)連接時(shí)，可以在并聯(lián)器件的源極增加1ohm的串聯(lián)電阻，以實(shí)現(xiàn)動(dòng)態(tài)均流，這可以減小大的漏極電流的di/dt，門級的串聯(lián)電阻RGoff，可以改善由于源極不平衡寄生電感造成的寄生震蕩。

五.碳化硅MOSFET的寄生開通效應(yīng)及改善措施

        在前一篇文章中，我們也簡要分析過半橋結(jié)構(gòu)的碳化硅MOSFET的門級驅(qū)動(dòng)波形一般要求，會(huì)考慮用負(fù)電壓去做可靠關(guān)斷，以避免較小的門級導(dǎo)通門限的影響，及一些不期望的門級耦合尖峰電壓出現(xiàn)導(dǎo)致的誤開通，但是一般碳化硅MOSFET的負(fù)電壓耐壓規(guī)格不像硅MOSFET那么大，所以使用需要嚴(yán)格遵守規(guī)格且考慮一定的裕量。在具體正/負(fù)電壓驅(qū)動(dòng)的實(shí)施上，有多種方法可以實(shí)現(xiàn)，如多路隔離DC/DC電源，或者帶隔離DC/DC的隔離驅(qū)動(dòng)器IC等。

        事實(shí)上，在用于大功率電路的典型的橋式電路拓?fù)渲?，半橋結(jié)構(gòu)是基本的拓?fù)鋯卧鐖D8所示，當(dāng)上管開通時(shí)即下管關(guān)斷時(shí)，由于開關(guān)節(jié)點(diǎn)產(chǎn)生較大的dV/dT，所以這個(gè)電壓會(huì)通過碳化硅寄生電容CGD耦合到門級一個(gè)電壓脈沖，這個(gè)電壓脈沖一旦超過MOSFET的門級開通門限VGS-th值，就會(huì)產(chǎn)生誤開通，而我們知道VGS-th又是負(fù)溫度系數(shù)變化，溫度越高，門限越低，所以在高溫下會(huì)惡化這一點(diǎn)。一旦發(fā)生下管誤開通，那么勢必會(huì)產(chǎn)生上下管的短路直通，造成損耗增加。

圖8 快速的漏極dV/dT導(dǎo)致的米勒開通效應(yīng)

        對于門級的尖峰電壓，分為兩種情況，上管開通下管關(guān)斷時(shí)，由于下管會(huì)有由低到高的快速dV/dT產(chǎn)生，所以如圖9所示，節(jié)點(diǎn)電壓通過CGD電容產(chǎn)生米勒充電電流，進(jìn)而流過驅(qū)動(dòng)器的輸出電阻在門級產(chǎn)生一個(gè)正的瞬態(tài)電壓，如圖9所示。

圖9 正的dV/dT電壓產(chǎn)生正的門級尖峰

圖10 負(fù)的dV/dT產(chǎn)生反向門級尖峰

        門級尖峰的另一種情況，是當(dāng)上管關(guān)斷即下管開通時(shí)，開關(guān)節(jié)點(diǎn)產(chǎn)生由高到低的dV/dT,因此會(huì)產(chǎn)生反向的米勒充電電流，進(jìn)而流過驅(qū)動(dòng)器的輸出電阻，在門級產(chǎn)生負(fù)的電壓尖峰，這種情況需要注意負(fù)電壓尖峰是否超過負(fù)電壓耐壓規(guī)格。

圖11 器件寄生電容導(dǎo)致的正負(fù)門級尖峰電壓

        從圖11上所知，下管驅(qū)動(dòng)信號開通前的門級震蕩主要是負(fù)電壓，這部分電壓主要考慮對門級負(fù)電壓規(guī)格的限制，而下管驅(qū)動(dòng)信號關(guān)斷后的門級震蕩主要是正電壓，這部分電壓主要會(huì)造成半橋短路問題，所以需要重點(diǎn)考慮。

        寄生效應(yīng)開通的原因我們解釋清楚了，那么，抑制這種效應(yīng)的方式有哪些呢？通常來說，寄生效應(yīng)開通是由于漏極的dV/dT較大而引起，所以限制dV/dT的變化率是一種抑制寄生開通效應(yīng)的方式，但是這又和減小開關(guān)損耗的目標(biāo)相矛盾。

        另外，在外部因素上，選擇低下拉電阻的驅(qū)動(dòng)器及設(shè)置低關(guān)斷電阻RGoff，這樣可以讓米勒電流通過較低的阻抗通路，減小感應(yīng)電壓的幅值。當(dāng)然，像前一篇文章提到的，假如采用負(fù)電壓門級關(guān)斷電壓，也可以有效避免下管誤開通。

圖12 低阻抗關(guān)斷回路電阻

        在器件本身上做文章，比如選擇CGS電容遠(yuǎn)大于CGD電容的碳化硅MOSFET,這樣通過米勒電容的電流給門級電容充電就變得比較弱，如圖13所示，當(dāng)然，也可以人為在門級并聯(lián)一個(gè)小電容，以減小米勒電容對門級電容的充電效應(yīng)，如圖14所示，但是也會(huì)帶來更多的開關(guān)及驅(qū)動(dòng)損耗。公開數(shù)據(jù)表明，高壓應(yīng)用下，CGS和CGD的比例會(huì)比低壓應(yīng)用下更大，所以更利于高壓應(yīng)用。

圖13MOSFET寄生電容示意圖

圖14 增加門級電容避免寄生開通

        另一種有效的方法是，采用米勒鉗位電路，當(dāng)檢測到門級電壓關(guān)斷尖峰后，開啟米勒鉗位電路，將門級電壓鉗位到GND,從而米勒電流不會(huì)通過驅(qū)動(dòng)器輸出電阻將門級電壓抬高，這樣就可以使用0V電壓關(guān)斷碳化硅MOSFET,不需要使用負(fù)壓關(guān)斷，如圖15所示，為VCLAMP電路，一般這部分電路可以集成在驅(qū)動(dòng)芯片中。

圖15 米勒鉗位電路

六.碳化硅MOSFET在短路保護(hù)上的考慮

        碳化硅MOSFET的一個(gè)重要的參數(shù)是短路耐受時(shí)間(SCWT),由于這個(gè)參數(shù)涉及到器件安全，所以需要引起重視。由于碳化硅MOSFET的高電流密度，其芯片占用很小的面積，因此其短路耐受時(shí)間小于硅MOSFET，所以需要進(jìn)行及時(shí)保護(hù)。

        對于1個(gè)1200V耐壓的TO247封裝的碳化硅MOSFET,在700V的條件下，18V VGS驅(qū)動(dòng)電壓，其短路耐受時(shí)間為8-10uS左右。在如此短時(shí)間內(nèi)關(guān)斷碳化硅MOSFET的話，在漏極會(huì)引起非常大的dI/dT,從而導(dǎo)致大的漏極電壓尖峰，為了減小電壓尖峰，發(fā)生短路大電流時(shí)，一般建議慢速關(guān)斷VGS電壓。

        具體實(shí)施上，一般通過電流采樣電阻進(jìn)行精確采樣，對發(fā)生短路的碳化硅MOSFET實(shí)施退飽和動(dòng)作，但是這么做的缺點(diǎn)是造成額外損耗，并且采樣電路會(huì)增加PCB空間，所以僅僅用于小功率的應(yīng)用，如圖16所示。在大功率應(yīng)用中，一般使用Vds電壓作為采樣電壓去觸發(fā)過流保護(hù)，對器件進(jìn)行退飽和，但是這種方式精度沒有那么高，因?yàn)橥ㄟ^Rdson采樣電流得到的Vds具有一定的變化范圍，如圖17所示。

圖16 采用Shunt電阻采樣的過流保護(hù)電路

圖17 采樣Vds電壓采樣的過流保護(hù)電路

        采用Vds采樣設(shè)計(jì)過流保護(hù)電路是一個(gè)很講究的事情，因?yàn)樾枰瑫r(shí)兼顧觸發(fā)保護(hù)的及時(shí)性，也要避免誤觸發(fā)，對于前者，需要考慮Rdson的最差情況，以及溫度等因素。

        典型的檢測退飽和的時(shí)間，一般是在電路開通之后250n-500nS左右檢測到信號，而保護(hù)關(guān)斷需要400n-1500nS左右的時(shí)間，事實(shí)上，需要在未發(fā)生飽和時(shí)（或者說還未達(dá)到電流峰值前），就需要能夠檢測到電流信號，而不能等到發(fā)生飽和時(shí)再檢測電流信號。

七.碳化硅MOSFET功率器件封裝上的考慮

        在高壓，大功率應(yīng)用中，會(huì)用到如TO220或者TO247等插件封裝，因此在使用中，盡可能減小pin腳長度，以減小器件封裝帶來的寄生電感。

        如前面碳化硅MOSFET并聯(lián)設(shè)計(jì)中討論過的一點(diǎn)，通過MOSFET源極單獨(dú)接線到驅(qū)動(dòng)回路會(huì)顯著減小開關(guān)損耗。究其原因，是由于源極寄生電感會(huì)減緩開通過程或者關(guān)斷過程，增加開關(guān)損耗。所以，一般來說，TO247-4的封裝會(huì)比TO247的封裝開關(guān)損耗小30%。

        具體分析這個(gè)過程，我們以半橋的上管為例，如圖18所示（將圖8搬到此處），當(dāng)開關(guān)導(dǎo)通時(shí)，電流為從上到下，且逐步增加，則源極感應(yīng)電壓為上正下負(fù)，這個(gè)電壓會(huì)讓門級驅(qū)動(dòng)電壓減小，因此會(huì)減緩開通過程。同樣的，當(dāng)上管關(guān)閉時(shí)，電流為從上到下，且逐步減小，所以源極感應(yīng)電壓為下正上負(fù)，這會(huì)增加源極驅(qū)動(dòng)電壓，因此會(huì)減緩關(guān)斷過程。這兩個(gè)狀態(tài)都會(huì)增加開關(guān)損耗，因此如果對開關(guān)損耗占主導(dǎo)或者較大，則考慮用TO247-4的封裝。

圖18 源極寄生電感對開關(guān)損耗的影響

        從封裝圖上看，如圖19所示，TO247-4的封裝有一個(gè)單獨(dú)的源極的連接pin3，它和Gate pin相鄰，方便施加驅(qū)動(dòng)信號，而漏極pin1和源極pin2的間距很大，這里需要承受Vds高壓。而TO247的pin腳安排相對簡單，G門級,D漏極,S源極順序排列。

圖19 TO247-4的碳化硅MOSFET封裝

圖20 TO-247的碳化硅MOSFET封裝

圖21碳化硅模塊的寄生電感的影響

        在碳化硅MOSFET模塊的不同封裝中，合理設(shè)計(jì)得到較小的寄生電感，則對電壓過沖的限制非常有幫助，同時(shí)也會(huì)盡可能地提高產(chǎn)品運(yùn)行開關(guān)頻率。

        通過以上七部分內(nèi)容的討論，從隔離驅(qū)動(dòng)的基本要求，到驅(qū)動(dòng)損耗計(jì)算，從單管寄生開通效應(yīng)，到多管并聯(lián)實(shí)施，以及相應(yīng)的layout原則，最后從封裝上提醒了若干注意事項(xiàng)。希望大家能對碳化硅MOSFET驅(qū)動(dòng)電路方面的理解更加透徹，方便在實(shí)際方案中實(shí)施，以充分發(fā)揮碳化硅MOSFET的性能。

參考文獻(xiàn)

Designrules for paralleling of Silicon Carbide Power MOSFETs

Mitigationtechnique of the SiC MOSFET gate voltage glitches with Miller clamp

10Tings to Know About SiC