當(dāng)今的電子設(shè)備市場(chǎng)需要將多種高速功能集成在一塊板上的小型化印刷電路板 (PCB)上，這導(dǎo)致設(shè)計(jì)人員將走線布置得非?？拷?，以優(yōu)化封裝和空間。這種接近可能會(huì)導(dǎo)致電磁場(chǎng)的意外耦合，這種現(xiàn)象稱為串?dāng)_（見圖 1） - 英文里的Crosstalk。

圖 1：PCB 上具有潛在串?dāng)_問題的相鄰走線的圖示。

盡管高密度的封裝是不可避免的，但還是不應(yīng)違反某些與PCB上的布線相關(guān)的 PCB設(shè)計(jì)規(guī)則，以避免潛在的串?dāng)_和電磁干擾/兼容性 (EMI/EMC) 問題。 

（在以下部分中，短語“關(guān)鍵網(wǎng)絡(luò)”指的是PCB上那些高速時(shí)鐘/數(shù)據(jù)線、重要的傳感線等，具體取決于PCB的應(yīng)用。）

規(guī)則 1：I/O 網(wǎng)絡(luò)附近的關(guān)鍵網(wǎng)絡(luò)

重要的是要查看與I/O線相關(guān)的關(guān)鍵網(wǎng)絡(luò)的走線，因?yàn)樵肼暫苋菀淄ㄟ^這些進(jìn)出PCB的I/O 線耦合進(jìn)電路板（見圖 2）或?qū)⒃肼晭У狡渌娐钒濉?

圖 2：關(guān)鍵網(wǎng)絡(luò)和 I/O 網(wǎng)絡(luò)彼此靠近布線的場(chǎng)景示意圖。

通過 I/O 線進(jìn)入電路板的任何噪聲都有可能耦合到承載重要數(shù)據(jù)/時(shí)鐘信號(hào)的關(guān)鍵網(wǎng)絡(luò)，這基本上是 PCB 的抗擾性問題（圖 3a）。以類似的方式，關(guān)鍵網(wǎng)絡(luò)攜帶的任何高速信號(hào)都可以耦合到 I/O 網(wǎng)絡(luò)，最終通過離開電路板的 I/O 線傳到外部世界并進(jìn)入系統(tǒng)中的其它模塊。原則上，這將是PCB的輻射問題（圖 3b）。

圖 3a（左）和 3b：由關(guān)鍵網(wǎng)絡(luò)和 I/O 網(wǎng)絡(luò)的接近引起的潛在 EMI/EMC 問題

規(guī)則 2：暴露的關(guān)鍵跡線長度

在波長較短的高速 PCB (> 100MHz) 上，任何關(guān)鍵網(wǎng)絡(luò)（見圖 4a）的電氣長度都足以使其成為有效的輻射源，尤其是當(dāng)暴露在頂層或底層時(shí)。 這種不需要的輻射可以耦合到任何相鄰的走線，甚至耦合到靠近走線的器件中的線纜中。 我們建議將關(guān)鍵網(wǎng)絡(luò)埋在PCB內(nèi)層的實(shí)心平面之間，如圖 4b 所示。 這有助于封閉住來自走線的場(chǎng)并避免任何以串?dāng)_或EMI形式出現(xiàn)的意外耦合。 如果不得不將這些關(guān)鍵網(wǎng)絡(luò)暴露在外層，則暴露部分的長度應(yīng)盡可能小。 這是因?yàn)楸┞蹲呔€的長度越短，輻射的就越少，因?yàn)槿绻鼈冊(cè)陔姎馍虾苄。鼈儗⑹堑托У奶炀€。

圖 4a（左）和 b：在平面之間暴露或封閉關(guān)鍵網(wǎng)絡(luò)的圖示

規(guī)則 3：臨界差分網(wǎng)絡(luò)匹配

理論上，差分對(duì)傳輸大小相等但極性相反的信號(hào)，因?yàn)椴罘謱?duì)產(chǎn)生的EMI互相抵消或可以忽略不計(jì)。 但是，這僅在線對(duì)中的走線長度相等并且盡可能對(duì)稱地彼此靠近時(shí)才有效。 違反其中任何一項(xiàng)都會(huì)產(chǎn)生共模噪聲和 EMI 問題。 這是一個(gè)非常值得關(guān)注的問題，特別是對(duì)于承載高頻關(guān)鍵信號(hào)的差分網(wǎng)絡(luò)，因?yàn)?EMI 會(huì)增加所承載信號(hào)的頻率。 圖5顯示了在 IC 封裝和電路板上的出口點(diǎn)（連接器）之間關(guān)鍵差分對(duì)的正確/不正確方法的幾個(gè)走線示例。

圖 5：參考平面中存在分開時(shí)的返回電流路徑

臨界差分網(wǎng)絡(luò)匹配：模擬和與實(shí)際測(cè)試要求的關(guān)系

在圖 6a 和 6b 的 PCB 示例中，我們有一個(gè)簡單的案例，即差分對(duì)以兩種不同的方式在 PCB 上布線：分別是對(duì)稱和非對(duì)稱。 在這兩種情況下，在 SIwave 中，它們的一端由差分電壓源激勵(lì)，另一端由負(fù)載端接。

圖 6a（左）和 b：在 PCB 上布線的差分對(duì)示例

我們?cè)谶@兩種情況下都運(yùn)行近場(chǎng)分析。在差分對(duì)對(duì)稱布線的 PCB 中，近場(chǎng)電平低于它們不對(duì)稱布線的情況，如圖 7a 和 7b 所示。

圖 7a（左）和 b：具有對(duì)稱和非對(duì)稱差分對(duì)網(wǎng)絡(luò)的近場(chǎng) @ 597.45 MHz

假設(shè)我們要根據(jù) EMI/EMC 法規(guī) AIS 004（在印度）或 UNECE R10（在歐洲）輻射發(fā)射要求來測(cè)試該 PCB。圖 8 顯示了在 30 MHz ? 1 GHz 頻率范圍內(nèi)，距離該 PCB 1 米處的模擬遠(yuǎn)場(chǎng)的比較分析。請(qǐng)注意，不對(duì)稱差分對(duì)的情況會(huì)使發(fā)射電平增加約 8 到 10 dB，也會(huì)導(dǎo)致不符合 563.50 MHz 及更高頻率的情況。

圖 8：1 米輻射比較

SIwave 在 PCB 級(jí)別上的仿真能夠及早識(shí)別此類 EMI 問題，這有助于在將 PCB 設(shè)計(jì)用于物理測(cè)試甚至更高級(jí)別的仿真之前對(duì)其進(jìn)行優(yōu)化。

免責(zé)聲明：本文轉(zhuǎn)載自“ 電子森林”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。